🎛️ Cheatsheet: Thiết kế DSP trên FPGA: triển khai bộ lọc thời gian thực

By Everwise Intern

Từ đặc tả bộ lọc số đến triển khai nhúng thời gian thực trên FPGA. Tra cứu nhanh theo từng module.


Bảng tra nhanh toàn khóa

Giai đoạn Câu hỏi cốt lõi Công cụ Đầu ra
Đặc tả (1.1) Thông dải, thông chắn, gợn sóng, tần số lấy mẫu? Giấy bút, chuẩn hóa $f_s$ Bộ tham số số
Thiết kế FIR (1.2) Đối xứng? Độ dài N? Cửa sổ hay PM? firwin, remez Hệ số $h[n]$
Thiết kế IIR (1.3) Bậc, loại (Butterworth/Chebyshev), tần số tiền biến đổi? butter, iirfilter Hệ số $b$, $a$
Mô phỏng + lượng tử (2.1) Đáp ứng đạt đặc tả? Bao nhiêu bit? freqz, sosfilt, fixed-point Hệ số Q-format
Kiến trúc (2.2) Throughput? Tài nguyên? Pipeline, song song Sơ đồ khối
Triển khai (2.3) Verilog mô tả đúng? Testbench khớp? Verilog, testbench Bitstream
Checkpoint (1.4, 2.4) Đạt đặc tả trên phần cứng? Đo, so sánh Báo cáo

Module 1.1: Đặc tả thiết kế và nền tảng DSP

Chuẩn hóa tần số

  • Tần số số (digital frequency): $\omega = 2\pi f / f_s$ (rad/mẫu), hoặc $f/f_s$ (chu kỳ/mẫu).
  • Nyquist: chỉ có nghĩa khi $0 \le f \le f_s/2$. Mọi đặc tả phải nằm dưới $f_s/2$.
  • Thông dải (passband) $[0, f_p]$, chuyển tiếp (transition) $[f_p, f_s]$, thông chắn (stopband) $[f_s, f_s/2]$.

Bộ tham số đặc tả chuẩn

Ký hiệu Ý nghĩa Đơn vị thường dùng
$f_s$ Tần số lấy mẫu (sampling frequency) Hz
$f_p$ Biên thông dải (passband edge) Hz
$f_{st}$ Biên thông chắn (stopband edge) Hz
$\delta_p$ Gợn thông dải (passband ripple) tuyến tính
$\delta_s$ Gợn thông chắn (stopband ripple) tuyến tính
$A_p$ Gợn thông dải dB: $20\log_{10}(1+\delta_p)$
$A_s$ Suy giảm thông chắn dB: $-20\log_{10}(\delta_s)$
$\Delta f$ Độ rộng chuyển tiếp Hz: $f_{st}-f_p$

Quy đổi dB

  • $A_p = 20\log_{10}\dfrac{1+\delta_p}{1-\delta_p}$ (gợn đỉnh-đỉnh).
  • $\delta_s = 10^{-A_s/20}$.
  • Độ rộng chuyển tiếp chuẩn hóa: $\Delta\omega = 2\pi(f_{st}-f_p)/f_s$.

This cheatsheet is premium content. Sign in and purchase the course to view the full content. Sign in